via https://www.linux.org.ru/forum/linux-hardware/10152189#comment-10181667
спеки AMD звездят.
вот тебе самый простой пример: утверждается что Radeonовые stream processorы выполняют по одной команде за цикл, но на вход им приходит до 3х операндов(х+y или x+yz). Но в ISA description для VLIW5 пишут что в состав команд входят биты порядка выборки. Т.к. в каком порядке 3 операнда читаются в течении 3 циклов. А теперь вопрос знатокам: действительно ли в радеоне есть 16 ALU на блок на частоте N мгц, или их там всего 4 на частоте 4N мгц
это я к тому что не надо читать маркетоложеские материалы. они пишутся для того, чтоб изобразить там ОПУПЕННЫЕ ЦИФРЫ.
то есть 4 ALU с 4 ступеньками превращаются в 16 stream processors, а те внезапно в 64 opencl потоков. ну потому что цифра больше
это в доках открытых написано. а догадаться что ALUшек меньше можно и без внутренних доков
доки все тут:
http://www.x.org/docs/AMD/
там есть по evergreen isa дока, в ней описано как оно работает в общих чертах.
NI похожи на evergreen в этом плане, а в SI просто перегруппировали ALUшки из 64*4 -> 4*64